PCB 接地做好了，为什么 EMC 辐射还是超标？

        很多工程师在 EMC 整改时有一个根深蒂固的执念："接地做好了，EMC 就没问题了"。于是他们花大量精力优化地平面、加接地过孔、缩短接地路径，但测试结果依然是辐射发射（RE）超标 5~10dB，让人百思不得其解。

事实是：接地只是 EMC 的必要条件，不是充分条件。一个接地良好的 PCB，如果回流路径断裂、回路面积过大、屏蔽有缺陷、电缆辐射严重、差模辐射大，RE 照样超标。

RE 超标是一个系统问题，接地只是其中一环。

1.1 接地能解决什么

正确的接地确实能解决很多 EMC 问题：

• 提供回流路径：地平面为信号回流提供低阻抗路径，减小回路面积；

• 降低地弹噪声：低阻抗接地减小数字电路的地弹；

• 屏蔽接地：为屏蔽层提供泄放通道，抑制共模辐射；

• 等电位连接：减小地电位差，抑制地环路干扰；

• 静电泄放：为 ESD 提供低阻抗泄放路径。

1.2 接地解决不了什么

但接地解决不了以下问题：

• 差模辐射：信号环路的差模电流辐射与接地无关，取决于环路面积；

• 电缆共模辐射：电缆上的共模电流辐射，接地好但电缆没滤波/屏蔽仍超标；

• 屏蔽缺陷：机箱缝隙、孔洞的电场泄漏，与内部接地无关；

• dv/dt 过大：MOSFET、晶振的高 dv/dt 辐射，接地只能减小共模，不能消除源；

• 谐振：PCB 走线、电缆的谐振辐射，与接地无关；

• 屏蔽层接地不当：屏蔽层接地方式错误反而引入干扰。

1.3 RE 超标的本质

RE 超标的本质是：有足够的共模电流在足够长的导体上流动，产生了足够强的辐射。

辐射功率公式：P ∝ (I_CM × L × f)²

• I_CM：共模电流；

• L：导体长度（电缆、走线）；

• f：频率。

接地可以减小 I_CM，但如果 L 太长（电缆长、走线长）或 f 太高（dv/dt 大），RE 仍会超标。

2.1 根源一：回流路径断裂

接地做得好（有完整地平面），但信号走线跨越了地平面分割，导致回流路径断裂。

机理：

• 高速信号下方地平面被分割（模拟地/数字地分割）；

• 信号跨分割时，回流被迫绕路，形成大环路；

• 大环路产生强辐射。

检查方法：

• 用近场探头扫描分割线附近，辐射；

• 检查 PCB 布局，高速信号是否跨分割；

• 用地平面连续性检查工具。

解决方案：

• 高速信号不跨分割；

• 跨分割处加桥接电容（0.1µF~1µF）；

• 尽量不分割地平面，用分区布局替代。

2.2 根源二：高频回路面积过大

接地好，但开关电源、晶振等高频回路面积过大，产生强辐射。

机理：

• MOSFET 高频回路（MOSFET + 母线电容 + 变压器）面积大；

• 晶振下方地不完整，环路面积大；

• 大环路产生强差模辐射。

检查方法：

• 用磁场探头扫描，找到大电流环路；

• 检查 MOSFET、变压器、晶振周围布局；

• 测量高频回路面积。

解决方案：

• MOSFET 与母线电容紧靠，高频回路面积最小；

• 晶振下方敷地，加屏蔽罩；

• 变压器加磁屏蔽；

• 去耦电容靠近 IC。

2.3 根源三：电缆共模辐射

接地好，但电缆上有共模电流，电缆成为辐射天线。

机理：

• PCB 内部的共模电流通过连接器耦合到电缆；

• 电缆长度通常 1m+，是高效的辐射天线；

• 几十微安的共模电流就可能导致 RE 超标。

检查方法：

• 用电流探头测量电缆共模电流；

• 拔掉电缆，看 RE 是否下降；

• 用近场探头沿电缆扫描。

解决方案：

• 电缆加共模电感（靠近连接器）；

• 电缆用屏蔽线，360° 接地；

• 连接器处加 Y 电容；

• PCB 内部优化共模电流源（dv/dt、寄生电容）。

2.4 根源四：机箱屏蔽缺陷

接地好，但机箱屏蔽效能不足，内部辐射泄漏出去。

机理：

• 机箱缝隙宽度 > λ/20，电场泄漏；

• 孔洞（散热孔、显示窗）无波导限制；

• 连接器非屏蔽或屏蔽层未 360° 接地；

• 接缝无导电衬垫，屏蔽不连续。

检查方法：

• 用电场探头沿机箱缝隙扫描；

• 检查导电衬垫是否完整、压紧；

• 检查孔洞尺寸与数量。

解决方案：

• 缝隙加导电衬垫（铍铜簧片、导电橡胶）；

• 孔洞加波导管（截止波导）；

• 散热孔用蜂窝板；

• 连接器用滤波连接器或 360° 屏蔽；

• 接缝处增加紧固件密度。

2.5 根源五：差模辐射

接地好，但差模信号环路面积大，产生差模辐射。

机理：

• 高速信号线与回流线距离远，环路面积大；

• 电源走线与回流线距离大；

• 差模环路辐射虽然效率低于共模，但环路面积大时仍超标。

检查方法：

• 用磁场探头找到大电流环路；

• 检查差分对是否等长等距；

• 检查电源走线与回流线是否紧靠。

解决方案：

• 信号线与回流线紧靠（双绞线、同轴）；

• 差分对等长等距、紧耦合；

• 电源走线与地线成对紧靠；

• 高速信号下方完整地平面。

2.6 根源六：dv/dt 过大

接地好，但MOSFET、晶振等 dv/dt 过大，辐射场强。

机理：

• MOSFET 开关 dv/dt 50~100 V/ns，通过寄生电容产生共模电流；

• 晶振快速翻转，辐射强；

• 高 dv/dt 节点面积大，辐射强。

检查方法：

• 用电场探头找到高 dv/dt 节点（MOSFET 漏极、晶振）；

• 用示波器测量 dv/dt；

• 检查是否有缓冲电路。

解决方案：

• MOSFET 栅极串电阻，降低 dv/dt；

• 加 RC/RCD 缓冲电路；

• 晶振输出串电阻；

• 高 dv/dt 节点加屏蔽罩；

• 减小高 dv/dt 节点的面积。

2.7 根源七：谐振

接地好，但PCB 走线、电缆、结构件产生谐振，辐射增强。

机理：

• 走线长度等于 λ/4 或 λ/2 时产生谐振，辐射增强 10~20dB；

• 电缆长度等于 λ/4 时谐振；

• 机箱尺寸等于半波长时谐振。

检查方法：

• RE 超标频点是否有明显尖峰；

• 计算走线、电缆、机箱的谐振频率；

• 改变电缆长度，看 RE 是否变化。

解决方案：

• 调整走线长度，避开谐振；

• 电缆加磁环或共模电感，改变阻抗；

• 机箱内部加吸波材料；

• 用扩频时钟降低尖峰。

2.8 根源八：屏蔽层接地不当

接地好，但电缆屏蔽层接地方式错误，反而引入辐射。

机理：

• 屏蔽层两端接地，形成地环路，反而增加共模电流；

• 屏蔽层单端接地但接地阻抗大，屏蔽失效；

• 屏蔽层通过长导线接地，高频接地不良。

检查方法：

• 检查屏蔽层接地方式（单端/双端）；

• 检查接地阻抗与路径；

• 改变接地方式，看 RE 变化。

解决方案：

• 低频（< 1MHz）：单端接地，避免地环路；

• 高频（> 1MHz）：双端 360° 接地，屏蔽效果好；

• 汽车电子：双端 360° 接地；

• 接地路径短粗，降低阻抗。

接地做好了 RE 仍超标，需要系统定位：

3.1 定位思路：由外到内

1. 看电缆：拔掉电缆，看 RE 是否下降；

2. 看机箱：用铝箔包裹机箱，看 RE 是否下降；

3. 看 PCB：打开机箱，用近场探头扫描；

4. 看芯片：定位具体噪声源（MOSFET、晶振、高速走线）。

3.2 电缆辐射定位

• 用电流探头测电缆共模电流；

• 改变电缆长度、位置，看 RE 变化；

• 在电缆根部加共模电感或磁环，看 RE 变化；

• 如 RE 明显下降，确认是电缆辐射。

3.3 机箱辐射定位

• 用电场探头沿机箱缝隙扫描；

• 用铝箔逐步覆盖机箱，找辐射泄漏点；

• 检查导电衬垫、滤波连接器；

• 如覆盖后 RE 下降，确认是机箱屏蔽缺陷。

3.4 PCB 噪声源定位

• 近场探头扫描 PCB，找电场/磁场点；

• 判断噪声类型（电场→电压源，磁场→电流源）；

• 根据频率特征判断（开关电源/晶振/时钟）；

• 针对性整改。

找到根因后，按以下优先级整改：

4.1 第一优先级：源头抑制

• 减小 dv/dt（栅极电阻、缓冲电路）；

• 减小高频回路面积（MOSFET、晶振）；

• 减小高 dv/dt 节点面积；

• 用扩频时钟。

4.2 第二优先级：电缆滤波与屏蔽

• 所有外部电缆加共模电感；

• 屏蔽电缆 360° 接地；

• 连接器处加 Y 电容；

• 电缆加磁环。

4.3 第三优先级：回流路径优化

• 高速信号不跨地分割；

• 跨分割加桥接电容；

• 完整地平面；

• 信号线与回流线紧靠。

4.4 第四优先级：机箱屏蔽

• 缝隙加导电衬垫；

• 孔洞加波导管；

• 散热孔用蜂窝板；

• 连接器 360° 屏蔽。

4.5 第五优先级：差模辐射抑制

• 差分对等长等距；

• 电源走线与地线紧靠；

• 双绞线；

• 减小环路面积。

整改是设计预防。在 PCB 设计阶段就考虑以下要点：

5.1 原理图设计

• 开关电源加缓冲电路；

• 接口加共模电感 + TVS；

• 晶振输出串电阻；

• 高速信号加端接。

5.2 PCB 布局

• 开关电源高频回路面积最小；

• 晶振下方敷地，加屏蔽罩位置；

• 模拟/数字/功率分区；

• 高速信号不跨分割；

• 去耦电容靠近 IC。

5.3 PCB 布线

• 完整地平面；

• 高速信号下方完整参考平面；

• 差分对等长等距、紧耦合；

• 电源与地成对紧靠；

• 高 dv/dt 走线短、面积小。

5.4 结构设计

• 金属机箱，电气连续；

• 缝隙加导电衬垫；

• 孔洞用蜂窝板或波导管；

• 连接器用屏蔽连接器；

• 电缆用屏蔽线。

5.5 电缆设计

• 所有电缆预留共模电感位置；

• 屏蔽线，360° 接地；

• 电缆长度避开谐振点；

• 长线缆加磁环。

6.1 案例一：接地良好但 RE 超标 8dB

现象：某工业控制器，PCB 接地良好（多层板、完整地平面），RE 在 100~300MHz 超标 8dB。

定位：

1. 拔掉所有外部电缆，RE 降 6dB，但仍超标 2dB；

2. 用电流探头测电缆，共模电流很大；

3. 近场探头扫描 PCB，MOSFET 漏极电场强；

4. 确认：MOSFET dv/dt 大 → 共模电流 → 电缆辐射。

整改：

• MOSFET 漏极加 RC 缓冲，dv/dt 从 50V/ns 降到 20V/ns；

• 电缆加共模电感；

• 散热片接地；

• RE 降至限值以下，裕量 3dB。

6.2 案例二：接地良好但机箱缝隙辐射

现象：某产品，PCB 接地良好，RE 在 500~800MHz 超标 5dB。

定位：

1. 拔掉电缆，RE 无明显变化；

2. 用铝箔包裹机箱，RE 降 6dB；

3. 电场探头扫描，机箱前面板缝隙处电场强；

4. 确认：机箱缝隙屏蔽不良，内部晶振辐射泄漏。

整改：

• 前面板缝隙加导电橡胶衬垫；

• 晶振加屏蔽罩；

• 散热孔加蜂窝板；

• RE 通过。

6.3 案例三：接地良好但高速走线谐振

现象：某产品，RE 在 240MHz 有尖峰超标 6dB。

定位：

1. 近场探头扫描，某段 30cm 走线处辐射；

2. 240MHz 波长 1.25m，λ/4 = 31cm，与走线长度接近；

3. 确认：走线谐振辐射。

整改：

• 缩短走线到 15cm（避开 λ/4 谐振）；

• 走线加磁珠；

• RE 尖峰消失。

  
  

7.1 误区一：接地好 = EMC 好

错误。接地只是 EMC 的一部分，电缆辐射、机箱屏蔽、回路面积、dv/dt 都影响 RE。

7.2 误区二：只看 PCB 不看电缆

错误。电缆是最大辐射源，RE 超标 90% 与电缆有关。

7.3 误区三：只看内部不看机箱

错误。机箱屏蔽不好，内部再干净也会通过缝隙泄漏。

7.4 误区四：加滤波器就够了

错误。滤波器只能抑制已产生的干扰，不优化源头（dv/dt、回路），滤波器再大也没用。

7.5 误区五：屏蔽层单端接地一定好

错误。高频时双端 360° 接地屏蔽效果更好，应按频率选择。

PCB 接地做好了，RE 还是超标，原因可能是：

1. 回流路径断裂：高速信号跨地分割；

2. 高频回路面积过大：MOSFET、晶振回路；

3. 电缆共模辐射：电缆成为辐射天线；

4. 机箱屏蔽缺陷：缝隙、孔洞泄漏；

5. 差模辐射：信号环路面积大；

6. dv/dt 过大：MOSFET、晶振辐射强；

7. 谐振：走线、电缆、机箱谐振；

8. 屏蔽层接地不当：屏蔽失效或引入干扰。